PAT-NO: JP360084646A

DOCUMENT-IDENTIFIER: JP 60084646 A

TITLE: TABLE SEARCH SYSTEM

PUBN-DATE: May 14, 1985

INVENTOR-INFORMATION:

NAME COUNTRY

KOSUGE, YASUHARU

MIYAYASU, KENJI

ISHIKAWA, HIROSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

NIPPON TELEGR & TELEPH CORP N/A

**APPL-NO:** JP58193092

APPL-DATE: October 15, 1983

INT-CL (IPC): G06F012/00 , G06F009/06

# ABSTRACT:

PURPOSE: To search for an empty entry at a high speed by searching a register group consisting of memory capable of operating independently of a table body through hardware for empty entry search according to index information.

CONSTITUTION: An empty/occupation display for each entry of the table and a register in a register array for controlling it are specified by a decoder 2, and one set bit with top priority among data in registers 7, 8, and 9 for holding it read data is encoded by a priority encoder 10 into a binary code, which is held in registers 12, 13, and 14. Further, the all "0" signal of respective bits is outputted by a decoder 15 for the encoder 10 and an AND circuit 16 for the registers 7, 8, and 9, and registers 4 6 are controlled by a control part 21. Then, the decoder 2 generates addresses of levels 1,

2, and 3 in the array 1 to find the bit which is set to 1 first, thereby indicating an empty entry.

COPYRIGHT: (C) 1985, JPO&Japio

# m B 本国特許庁(JP)

① 特許出顧公開

# ⑩公開特許公報(A)

昭60-84646

@int\_Cl\_4

識別記号

庁内整理番号

每公開 昭和60年(1985)5月14日

G 06 F 12/00 9/06 5974-5B 7361-5B

客查請求 有 発明の数 1 (全7頁)

の発明の名称

テーブル探索方式

顧 昭58-193092 の特

顧 昭58(1983)10月15日 **23**H

砂発 明 者 4 杳

武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

勿発 明 者 宫 保 鬱 沿

宏

武蔵野市級町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

仍発 明 考 石 Ш 武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

日本電信電話公社 创出 顧人

10代 理 人 弁理士 玉島 久五郎 外2名

眀

1. 発明の名称

テープル探索方式

#### 2 特許請求の範囲

ケーブルの各エントリの空盛表示と、眩空盛跃 示の状態管理のためのインデタス情報を持つレジ スメ弾をテーブル本体と独立して制作可能なメモ りで構成し、さらに酸レジスタ群を前記インデク ス情報に従つて探索する空エントリ経察用ハード ウエアを備え、該望エントリ誤衆用ハードウエブ を用いて前記メモリをアクセスすることによつて 空エントリの探索を実行することを特徴とするテ - ブル探察方式。

3.発明の詳細な説明

#### 技術分野

本発明は、テーブルエントリの空海表示と、飲 表示の管理用インデクス情報を持つレジスを許を テーブル本体と独立したメモリで與張し、空エン トリ級票に敗メモリ内のインデクス僧報を利用し て、本体のテーブルをアクセスするととなく、少 ないアタセス回数で高速に採索を可能とする方式 に関するものである。

# 従来技術

従来、大規模なテーブルの空エントリ銀素にお いてはソフトウェアテーブルの場合はソフトウェ アにより、ハードウェアテーブルの場合はテーブ ルに稍適を持たせ探謝範囲を限定する等の対処を しており、銀幣動作が低速であつたり、金幣の望 エントリを有効に利用できない郷の欠点があつた。

# 発明の目的

本発明は、上記従来のテーブルの空エントリ探 姿の間返を解決し、空エントリの疑惑を高速度に 実行可能とし、また金部の空エントリを有効に利 用できるよりにすることをその目的とする。

## 弱明の概要

本発明においては、テーブルの各エントリの空 鑑表示の状態管理のためのインデクス情報をもつ レジスタ弾をティブル本体と独立して動作可能な メモリで構成するものであり、これらのレジスク 群を空エントリ操家用ハードウェアを用いて前記 インデタス情報に従つて探索するととを特徴とするものであつて、空エントリ 探索に際して本体の テーブルをアタセスするととなく、少ないアタセ ス回数で高速に探索を可能とする方式に関するも のである。

#### 発明の実施例

以下、本発明の構成及び作用を製施例によつて 詳しく説明する。

第1図は、本難明の実施例におけるテーブル本体と、その各エントリの空盛設示及び表示歌態管理のためのレジスタアレーの基本的関係を示す図である。1はレジスタアレー、100はテーブル本体、1c,16,16 はレジスタアレー1中のレベル1,レベル2,レベル3と名付けられるレジスタがである。テーブル本体が2k値(km2+m+n)のエントリを持つ地合、その望又は鋸の帽根は各レジスタ当り2mビットのデータを持つ24+m個のレベルるレジスタ聯の対応する1個のレジスタの対応するにツトの"0"又は"1"により表現される。空の場合は"1"、 鑑の場合は"0"である。

互関係に従つて)水め、この中で(レベル(レジスタ 1 c の場合と同じ)摂案順序に従い放初に得られる"1"の立つビットを水める。これに対応する 1 c のレベルるレジスタを(第 1 図に示した相互関係に従つて)水め、この中で(レベル1,2 レジスタの場合と同じ)疑索順序に従い最初に得られる"1"の立つビットを水める。これに対応するテーブル本体中のエントリが水める空エントリと

解2回は第1回に示したレジスタアレー1を、 メモリ中にたたみ込んだ隣のアドレス付与例を示 したものである。レジスタアレーのアドレスは 1 + ℓ+n+n ピットであり、このうち 1+ℓ+m ピット を用いてレベル 1,2,5 のレジスタの 1 個を指定し、 さらに \* ピットでレベルるレジスタ内のピット位 置を指定する。レベル 1 レジスタは 1+ℓ+m ピット トのある特定パターンにより指定され、レベル 2 レジスタは \*0\*(1ピット) + ℓピット + \*0…0\*(m ピット) で指定され、レベル 5 レジスタは \*1\*(1ピット) で指定される。第2回は、 レベル 3 レジスタ 1 個の 2 ° ビットの内容の輪 理和を取り、結果を 1 ピットで表示した 2 ° ビッ トのデータを持つレジスタがレベル 2 レジスタで むり、これは 2 ° 個存在する。

レベル 2 レジスタ 1 個の 2<sup>m</sup> ピットの内容の融理和を取り、結果を 1 ピットで表示した 2<sup>k</sup> ピットのデータを持つレジスタがレベル 1 レジスタであり、とれは 2<sup>e</sup>(=1) 個存在する。

これらレベル2レジスタ評 16 及びレベルイレジスタ 10 により空鑑設示のインデクス情報を保持させ、空エントリ樂衆においては、空鑑表示そのものを保持するレベルるレジスタ群 10 ととも
に以下のように使用する。

空エントリ探察に際して、最初にレベルイレジスタ\*1"の立つピット中の、探索限序に従つて最初に得られるもの(例えば、001001101001 がレベルイレジスタ 1a の内容であつて、探索順序が圧→右であれば、左端から5つ目のピットが最初に得られるものとなる)を求める。これに対応する 16 のレベル2 レジスタを(第1 図に示した相

上述の状況をデコータと若干の組線にて接現して いるが、具体的ハードウェアを示すものではない。

第3回は、第1回、第2回に示した数本構成に おける実施例の具体的構成例であつて、1はティ プル各エントリの空路表示と表示状態管理のため のレグスタアレー、2はこれらレジスメアレー中 の1つのレジスタを指定するためのデコーは、る。 4.5はデコーダ2へのアドレス個号額、6はデコ - ダ2に際定プドレスパメーンを発生させるため の信号顔、 7,8,9 はレジスタアレーからの総出デ - タを保持するためのレジスタ、 10 はレジスタ 7.8.9 から入力したデータ中で最優先の"1"の立 つビットを2進エンコードするブライオリティエ ンコーダ、 11 はブライオリティエンコーダ化入 力された信号が はん0 であることを示す信号、12. 15,14 はプライオリテイエンコーダ 10 の出力デ - タを保持するためのレジスタ、 15 はプライオ リテイエンコーダ 10 の出力データをデコードす る否定・出力を持つデコーダ、 16 はレジスタフ 8,9 のいずれかのデータとデコーダ 15 の出力の

ビット毎の簡單級をとる国路、17 は16 の出力が
082 0 であることを示す他号、18 はレンスタ12,
13,14 のいずれかのデータが入力されるデコーダ、
19 はレジスタ7,8,9 のいずれかのデータとデコー
ダ18 の出力のビット毎の論理和をとる国路、20
はレジスタ14 の出力データ機、21 は全体を制御
する制御部である。レジスタ12,13,14 は制御部
21 の制御のもとに、データバス等を介して、ブロ
グラムとのデータの遊受が可能である。

以下第 5 図により本実施例の動作を脱明する。 オ、空エントリの探索とその排提及びレジスタの 更新

- 1) 望エントリの採料
  - ① 制御部21 にプログラムから空エントリ祭 家の指示が来ると、信号級6によりデコー メ2 に対しレベル1 レジスタ 1 a のアドレ スを発生させ、飲出データをレジスタ 7 に セットする。
  - ② レジスタイの出力をプライオリテイエン コーダ 10 に入力する。 ここで a&& 0 信号

11 が出れば、テーブルには空エントリなし と判断し、制御部 21 はその旨をブログラム に報告する。 042 D でなければ以下に進む。

- ② ブライオリテイエンコーダ 10 の出力をレジスタ 12 にセットし、信号解 5 を介してデコーダ 2 に入力する。その際同時にセレクタ 4 t は a 2 2 0 データを選択して得号線 4 を介してデコーダ 2 に入力して知り、セレクタ 3 1 はレベル2 データ ( 質を開放している。との時点でデコータ 2 に入力している。との時点でデコーダ 2 はレベル 1 レジスタ 1 a の ブライオリティエンコーダ 10 の 優先 展位に従って を初の\*1"の立つているピットに対応するいペル 2 レジスタのアドレスを発生している。( 第 2 図参照)
- ③ ⑤で発生したアドレスに従つて、レジスタフレー1から飲出したデータをレジスタ 8 にセットする。
- ⑤ レジスタ B の出力をプライオリテイ エン

コーダ 10 に入力 し、出力をレジスタ 13 に セットする。

⑥ レジスタ13の出力をセレクタ41, 信号 様4を介してデコーダ2に入力する。

との時、同時に信号練 5 を介してレジスタ 12 のデータ、及びセレクタ 31 と信号機 3 を介して、レベル 3 データ ( すなわち "1" ブータ、第 2 図 4 照)をデコーダ 2 は ① 入力している。 との時点でデコーダ 2 は ① て招示されたレベル 2 レジスタにおける ( ブライオリテイエンコータ 1 D の 後先版 位に対応するレベル 3 レジスタのアドレスを発生している。 ( 解 2 図 4 服)

- ② ⑥で発生したアドレスに従って、レジスタアレー 1 から眺出したデータをレジスタタにセットする。
- む レジスタ9のデータをブライオリテイエンコーダ10に入力し、その出力をレジスタ14にセントする。

- ⑦ との時点で、レジスタ12,13,14 にセット されている内容が、水めるテーブルの空エ ントリのアドレス(すなわちエントリ番号) となる。制御部21 はプログラムに対し、レ ジスタ12,13,14 を配み出すより指示する。
- (1) 空エントリを捕捉し、当該エントリを築とした後のレジスタアレー更新処理
- ⑤ りの時点でブライオリテイエンコーダ 10 の出力は、レベルるレジスタの(プライオリティエンコーダ 10 の優先順位に従つて) 敬初の\*1\*の立つているピット位置をエンコードしたものになつている。

とのデータをデコーダ15 K人力し、その出力(否定形式)とレシスタ9 の内容と
AND をとれば、選択した空エントリに対応
するレベル3 レジスタのピットを \*1\*→\*0\*,
すなわち \*空\*→\*\*\*\*\* へ変更できる。 従つ
て、デコーダ15 の出力と、レジスタ9 の出
力を AND 回路 16 K人力し、その出力をレジスタアレー 1 K 移込む。 稼を込みフドレス

③ ③の時点でレジスタ8にレベル2レジスタの内容が収容されているので、その出力をブライオリテイエンローダ10に加え、その出力をデコーダ15に加えるとともに、並行してレジスタ8の出力を AND 回路16に加える。 AND 回路16 の出力を⑤のアドレスを用いてレジスタアレー1 に整き込む。この時点で AND 回路16 の ath 0 出力係長17

が出なければ処理はととで終了する。出力 信号 17 が出れば優におけると同様な理由 で、レベルイレジスタの暫を変えを行うた め以後の処理に進む。

- ③ ①の時点でレジスタフにレベル 1 レツス メの内容が収答されているので、その出力をプライオリティエンコーダ 10 に加え、その出力をデコーダ 15 に加えるとともに、並行してレジスタフの出力を AND 回路 16 に加える。 AND 回路 16 の出力を、①のアドレスを用いてレジスタフレー 1 に称き込む。以上でレベル 1,2,3 の関連するレジスタの更新は終了した。
- B. 粘エントリの連化と、レジスメ更新
  - ① ブログラムにより 糖→空へ変化させたテーブルエントリのアドレス(すなわちエントリ番号) が制御部25の制御の下にレジスタ12,15,14 ヘセントされる。
  - ② レベルるレジスタを配出すため、レジスタ 12,15 のデータ及びセレクタ 51 を介してレベ

ル 3 ブータ(すなわち\*1\* データ、 新 2 図 参 照)をデコーダ 2 に加える。 (所 級のレベル 3 レジスタのアドレスをデコーダ 2 に加えた ことになる。)

- ⑤ レジスタアレー(からの脱出しデータをレジスタ9化セット後、OR 回路 19 に入力し、同時にブライオリティエンコーダ 10 に入力する。(all 0 判定のため)
- ④ レジスタ 14 のデータをデコータ 18 に加え、 その出力を 08 回路 19 に入力する。
- ⑤ との時点でOR 回路 19 の出力は、レベルる レジスタの更新されたデータとなつているの で②のアドレスを用いてレジスタアレー1に 暫き込み、レベルるレジスタを更新する。
- ⑤ ⑤において a g g D 信号 11 が出ていなければ、 処理はことで終了し(すなわら他にも空エントリが存在したのでインデクス情報の変更は 不要である)、出ていれば以下の処理を続行する。
- の レベル2レジスタの更新を行うため、レジ

メタ 12 のデータ、セレタタ 41 を介した cll 0 データ、及びレジスタ 31 を介したレベル 2 データ(すなわち \*0\* データ、第 2 図 録 服 )をデコーダ 2 に加え、レジスタアレー 1 を アタセスし、跳出しデータをレジスタ 8 にセットする。その後プライオリテイエンコーダ 10 に出力を加える。

- ⑤ レジスタ8のデータと、レジスタ13のデータをデコーダ18を介してOR 国路19 に加え、出力を⑦のアドレスでレジスタアレー1 に書き込む。⑦においてall 0 信号11 が出ていなければ処理はことで終了し、出ていれば以下の処理を統行する。

出力をレジスタアレー1に審直込みレベル1 レジスタの更新を行う。

以上でレベル 1,2,5 の拠選するレジスタの更 新は終了した。

以上説明した動作について 4. 「)空エントリの 探索はブログラムからの要求に先立つて、事前に 独立に処理しておくことが可能であり、要求的に はただちに空エントリを指示することができる。 さらに、多数の空エントリを挑捉したい場合にも 4. 「), 4. 「) の処理がブログラムの進行とは独 立に並行してハードウェアで発行可能であるため、 1 つの空エントリを捕捉して若干の処理をプログ ラムが進めている間に、次の空エントリを指示す ることができる。

以上説明した実施例は、レジスタをもレベルの 構成としたが、使用部品、デーブル規模等により 適宜過択すれば良く、固定的なものではなく、空 磁表示の状態管理のためのインデクス情報は様々 変更可能である。

図はレジスタアレーのアドレス付与例を示す脱明 図、鮮3 図は本実施例の構成図である。

1 …レジスタアレー、2 …デコーダ、 5,4,5 …アドレス信号線、6 …特定パターン発生信号線、7,8,9 … 競出データレジスタ、 10 … ブライオリテイエンコーダ、11 … ase 0 信号線、12,13,14 …エンコーダ出力データレジスタ、 15 … デコーダ、16 … AND 回路、 17 … ase 0 信号線、18 …テコダ、19 … OR 回路、 20 … レジスタ出力データ線、 21 … 制御部、 51 …セレクタ、 41 …セレクタ。

特許出版人 日本電信電話公社 代理人 弁測士 玉 蟲 久 五 郎 (外2名)


## 発明の効果

以上脱明したように、テーブルの各エントリの空経表示と、眩疫示の状態管理のためのインデクス情報を持つレジスタ群を、テーブル本体と独立して動作可能なメモリで構成するとともに、空エントリ探索用ハードウエフを用い、空エントリ探察時にテーブルブタセスを行うかわりに眩メモリのみをアクセスすることにより、空エントリの探察が実行可能なため、以下の利点がある。

- (1) 望エントリをプログラムからの要求前にあ らかじめ探索しておくとにより、探索のた めの符時間を大幅に削減できる。
- (2) 空エントリの位像による祭索時间の変励を 大幅に小さくできる。
- (3) 多数の空エントリを同時に探索する場合、 探索時間を大幅に削減できる。

#### 4. 図面の簡単な説明

第1図は本発明の契加例におけるテーブル本体と、各エントリの空路表示及び表示状態智想のためのレジスタアレーの基本的関係を示す図、第2



**第 2 図** 

